Pour les ingénieurs des systèmes de communication numérique, une compréhension approfondie de la structure des trames du PCM30/31 est fondamentale pour la conception, la maintenance et l'évaluation des performances des systèmes. Ce système de modulation par impulsions et codage (MIC) basé sur un débit de 2,048 Mbit/s n'est pas seulement l'épine dorsale des réseaux traditionnels de multiplexage par répartition dans le temps (MRT), mais ses principes de conception rigoureux pour les trames et les multiframes continuent de briller dans de nombreuses hiérarchies numériques synchrones et méthodologies d'essai du taux d'erreur binaire. Cet article se penche sur le cœur de sa structure de trame du point de vue de la mise en œuvre technique et de l'application technique, et détaille son rôle critique dans les tests de performance des erreurs binaires.
1. Vue d'ensemble et contexte technique du système PCM30/31
La norme PCM30/31, largement utilisée en Europe et en Chine, constitue la base de la liaison E1. Sa tâche principale consiste à intégrer 30 canaux vocaux indépendants (timeslots 1 à 15, 17 à 31), ainsi qu'un timeslot dédié à la signalisation et à la synchronisation (timeslot 0 et timeslot 16 dans la multiframe), sur une seule liaison de transmission par le biais d'un multiplexage temporel précis. Chaque canal vocal est échantillonné à une fréquence de 8 kHz, chaque échantillon étant codé sur 8 bits après compression A-law (norme européenne), ce qui donne un débit de 64 kbit/s par canal. Les 30 canaux vocaux représentent 1,920 Mbit/s, avec 128 kbit/s supplémentaires alloués à la synchronisation des trames, aux alarmes et à la signalisation, ce qui donne un débit caractéristique du système de 2,048 Mbit/s.
2. Analyse approfondie de la structure des cadres et de la structure multi-cadres
Une connaissance approfondie de sa structure est une condition préalable à tout test avancé et à tout diagnostic d'erreur. La structure du PCM30/31 est une architecture hiérarchique et temporelle précise.
2.1 Composition du cadre de base
Une trame de base a une longueur de 256 bits (32 timeslots × 8 bits/timeslot) et une durée de 125 microsecondes (correspondant à la fréquence de trame de 8 kHz).
Timeslot 0 (TS0) : Le timeslot du signal d'alignement de trame. Dans les trames paires, il transmet un modèle de synchronisation spécifique `0011011` pour que le récepteur le localise et le synchronise avec la structure de la trame. Dans les trames impaires, son deuxième bit est fixé à “1” pour le distinguer des trames paires, tandis que les bits restants peuvent être utilisés pour transmettre des indications d'alarme, etc.
Créneaux horaires 1 à 15, 17 à 31 (TS1-TS15, TS17-TS31) : Ces 30 intervalles de temps acheminent les données du trafic de l'utilisateur (généralement la voix).
Timeslot 16 (TS16) : Au niveau de la trame de base, il pourrait initialement être utilisé comme canal de trafic. Toutefois, dans la structure multiframe plus complexe, il se voit attribuer une mission plus critique.
2.2 La structure multiframe et sa nécessité
Pour traiter la transmission de signaux pour les 30 canaux, le concept de multiframe a été introduit. Une multiframe se compose de 16 trames de base consécutives (F0 à F15) d'une durée de 2 millisecondes.
- Signal d'alignement multiframe : Les 4 premiers bits du TS16 dans la trame F0 portent un motif fixe `0000` pour identifier le début de la multiframe.
- Attribution de la signalisation : Dans le TS16 des trames F1 à F15, chaque intervalle de temps de 8 bits est subdivisé en deux “sous intervalles de temps” de 4 bits, chacun étant utilisé pour transmettre des informations de signalisation (par exemple, décrochage, raccrochage, chiffres composés) pour les 30 canaux vocaux (correspondant aux TS1-TS15, TS17-TS31). Cette conception garantit une association strictement synchrone entre les canaux de signalisation et les canaux vocaux, ce qui illustre l'ingéniosité de la conception de la structure de trame.
Ce mécanisme de synchronisation hiérarchique dans la bande, tout en augmentant la complexité du système, garantit une fiabilité de synchronisation et une précision de corrélation de signalisation extrêmement élevées. Le récepteur doit d'abord parvenir à une synchronisation de trame avant de pouvoir identifier correctement la trame multiple et ensuite analyser les données de signalisation et de trafic correctes - un processus très sensible à la performance du taux d'erreur binaire du système.
3. Applications techniques de la structure des trames dans les tests de taux d'erreur sur les bits
Lors de l'installation, de l'acceptation et de l'entretien courant des systèmes de communication, le taux d'erreur sur les bits est l'indicateur de performance le plus critique. La structure normalisée du PCM30/31 offre des conditions idéales pour les tests.
3.1 Définition de base et modèle de mesure du taux d'erreur binaire
Le taux d'erreur sur les bits (TEB) est défini comme le rapport entre les bits reçus de manière erronée et le nombre total de bits transmis. Il s'agit d'une mesure statistique, les exigences typiques pour les systèmes PCM étant souvent de 10-6 ou mieux. Dans les essais en laboratoire et sur le terrain, les ingénieurs utilisent généralement la formule classique suivante pour l'évaluation :
BER = Ne / N
où Ne est le nombre de bits erronés comptés pendant la période d'observation, et N est le nombre total de bits transmis au cours de la même période. Toutefois, le simple comptage des erreurs sur les bits est insuffisant pour les systèmes complexes structurés en trames.
3.2 Test d'erreur spécialisé basé sur la structure du cadre
En nous appuyant sur la structure connue du cadre, nous pouvons concevoir des scénarios de test qui simulent plus fidèlement les déficiences réelles :
1. Test d'erreur de synchronisation de trame : Un signal d'essai PCM30/31 standard est envoyé au système testé et le modèle de synchronisation dans le timeslot 0 est contrôlé au niveau du récepteur. La perte consécutive du schéma de synchronisation au-delà d'un seuil est déclarée comme une perte de synchronisation de trame. La stabilité de la synchronisation de trame reflète directement la robustesse du système dans de mauvaises conditions de canal. La recherche montre une relation quantitative entre la conception des détecteurs de synchronisation de trame et le taux d'erreur binaire du canal, où les probabilités de fausse synchronisation et de synchronisation manquée sont essentielles pour évaluer la performance de la synchronisation[1].
2. Contrôle des erreurs CRC-4 (contrôle de redondance cyclique) : Il s'agit d'une technique cruciale pour la surveillance des erreurs en service dans les PCM30/31. Dans la structure multiframe, des positions de bits spécifiques sont utilisées pour calculer une somme de contrôle CRC-4. L'émetteur calcule le CRC sur la base de bits spécifiques dans une multiframe et l'insère dans des positions réservées dans la multiframe suivante ; le récepteur effectue le même calcul et la même comparaison. Cette méthode permet de surveiller en permanence les performances du système `BER` de l'ordre de 10-6 sans interrompre le service, en se basant sur la puissante capacité de vérification des erreurs de la division polynomiale[2].
3. Test d'erreur du canal de signalisation : Étant donné que le timeslot 16 achemine des signaux critiques, les erreurs qui s'y produisent peuvent entraîner des défaillances graves, telles que l'échec de l'établissement d'un appel. Lors des essais, des séquences de test de signalisation spécifiques peuvent être injectées dans le timeslot de signalisation et vérifiées au niveau du récepteur afin d'évaluer le taux d'erreur binaire du canal de signalisation.
3.3 Modèles de test et tests de stress
Pour mesurer avec précision des taux d'erreurs binaires très faibles, on utilise des séquences binaires pseudo-randomiques (PRBS) à longue période (telles que les séquences 215-1 ou 220-1 recommandées par l'UIT-T O.151) sont utilisées comme charges d'essai, injectées dans les intervalles de temps du trafic. Ces séquences se rapprochent des caractéristiques du bruit blanc, simulant de manière adéquate le caractère aléatoire des données réelles et soumettant le système à des tests de stress pour mettre en évidence les erreurs intermittentes causées par la gigue de synchronisation, la dérive de phase, etc.
4. Résumé technique et valeur technique
Une compréhension approfondie de la structure de la trame PCM30/31 va bien au-delà de la maîtrise d'une norme dépassée. Elle représente le paradigme de conception classique de la “synchronisation structurée” et de la “signalisation dans la bande” dans les communications numériques. Pour les ingénieurs d'aujourd'hui, cette compréhension aide à.. :
- Diagnostic approfondi des défauts : Lorsque des problèmes tels que le glissement ou l'interruption de la signalisation surviennent, il permet d'identifier rapidement si le défaut réside dans le système de synchronisation ou s'il est dû à une mauvaise qualité du canal de transmission (BER élevé).
- Tests de référence des performances : La réalisation de tests de taux d'erreur sur les bits sur la base de sa structure rigoureuse reste une référence pour vérifier la performance des équipements de transmission (par exemple, les modems optiques, les équipements à micro-ondes).
- Comprendre les technologies modernes : Les principes de conception de nombreux systèmes TDM à débit plus élevé (comme E3, VC-12 dans SDH) et même les technologies de synchronisation dans les réseaux de paquets (comme PTP) peuvent trouver leurs racines conceptuelles dans ces conceptions méticuleuses de la structure de la trame.
Bien que les réseaux IP soient devenus monnaie courante, le PCM30/31, la philosophie de conception de la structure de trame et les méthodologies de test du taux d'erreur binaire qu'il incarne restent un élément indispensable de la base de connaissances d'un ingénieur en communication, continuant à jouer un rôle clé dans les communications de réseaux privés, la maintenance des équipements existants et les tests d'interopérabilité des nouveaux systèmes.
TFN est un fabricant et fournisseur d'instruments de test de communication. Des testeurs d'erreurs de bits, des testeurs Ethernet et des analyseurs de transmission numérique sont disponibles. Si vous souhaitez en savoir plus sur la solution de test d'erreur de bit, n'hésitez pas à contacter l'équipe de support TFN :
Courriel : info@tfngj.com
WhatsApp : +86-18765219251
Ou vous pouvez laisser un message ici